IntelのARMチップ製造

IntelがARMのチップセットを製造することを発表しました。

Intelは、ARMのフィジカルIPを採用すると、発表していますので、物理的実装までARMにまかせきってしまうことになります。

QualcommのSnapdragonはARM互換ですが、ARMのアーキテクチャーライセンスを受けて開発・設計されていいるので、物理的実装はもとより、RTLレベルからQualcomm独自のSoCになっています。

ARMのIPライセンス

ARMは、「プロセッサライセンス」と「アーキテクチャーライセンス」の2系統のライセンスを提供しています。

「プロセッサライセンス」

ARMの「プロセッサライセンス」は、IP Coreライセンスです。

IP Coreライセンス

ARM のIP Coreは、3つのライセンス形態で供しています。

  • RTL (ソフトIP)
    オプションとして設定されている幾つかのパラメータを除きRTLを変更する事は出来ないが、
    物理的に実装は自由に設計できる
  • RTL+POP
  • Hardマクロ(ハードIP)

Contrexでは、利用期限、利用制限などを設けた独自のライセンス形態(下記)を取っていますが、設計のレベルは、基本的に上記の3種です。

  • Lead:設計当初から、将来的にな利用を約束するライセンス
  • Subscription:複数年の利用ライセンス
  • Perpetual:特定のCPUに対する無制限の利用ライセンス
  • Term:期限付きのPerpetualライセンス
  • Single/Multi Use:1種/複数のCPUに対する制限付きライセンス。
  • Fast Track:特定のCPUのみの制限付きライセンス。
アーキテクチャライセンス

ARMのアーキテクチャーライセンスは、CPUコアと命令セット、アーキテクチャが、ARM互換の独自CPUを開発・設計できるライセンスです。

ARMからは命令セット(ARM v7/v8/...)の仕様書が提供されるだけ。

開発・設計した独自プロセッサは、ARM architecture validation(ARMの命令を正しく処理できる事の認証)を取得する必要がある。

RTLなどは一切提供されないし、ARMのソフトウェアプログラミングモデルを変更する事もできません。

以下用語とかです。

IP(IP:Intellectual Property)

法律用語の知的財産ではなく、「IPコア」を意味するのが一般的です。

「ソフトIP」、「ファームIP」、「ハードIP」などの様々な種類のIPを区別することなく、単にIPと表現されることもあります。

「IPブロック」、「設計資産」、「設計の成果物」、「VC:Virtual Component」などの表現もあります。

IP Core

知的財産権のある回路の設計データのこと。

「マクロ」、「IPマクロ」と呼ぶことも多い。マクロは、機能ブロック単位で再利用可能な回路のこと。メモリをシステムLSI内に組み込む際の機能ブロックであるメモリマクロ、映像伝送のHDMIマクロ、など機能単位のマクロが販売されている。

ドライバソフトを含むIP Core 商品もある

提供形態はSoft IP、Hard IP、POP IPなど、RTLからマスクまでの半導体製造の各段階に応じた提供形態がある。

Soft IP

動作仕様を示す論理設計データです。ソフト的な回路図なので、Soft IPと呼ばれます。

抽象度/具体性のレベルより何種類かに分けられます。

RTL(Register Transfer Level)

もっとも抽象的で上位のIP。ARMが提供するRTLライセンスがこれです。

VHDL や Verilog HDLといったHDL:Hardware Description Languageで記述したファイルとして提供されることが一般的です。

HDLには、RTLより抽象度が高いビヘイビア・レベルありますが、ビヘイビア・レベルから論理合成ができないので、IP Coreでは使われていません。

RTLを論理合成(Logic Synthesis)して、より下位のレベルの回路設計データ「ネットリスト(Net-List)」を生成します。

Gate Level

AND、OR、NOT(ゲート)素子だけで構成された記述した論理回路

ゲート素子間を接続する配線(ネット)を記述コード(ネットリスト)に、配置情報やプロセス条件などを付加した規模の大きいセル構成する論理ブロック(マクロセル)情報として提供されます。

ネットリストからレイアウトデータを生成します。

RTLは開示せずブラックボックスのままでライセンスされます。

Layout Level

半導体ダイ上のレイアウトオブジェクトファイルです。

レイアウトデータから半導体製造用のマスクを生成します。

Hard IP

配線レベルの物理設計

半導体製造用のマスクとして使用される画像データとして提供されます。

処理能力、電力効率なども、提供されたHard IPどおりに出来上がるので、アレンジの余地は無い。

Hard IPは、製造プロセスに依存するので、プロセス毎に作成され提供されます。

POP(Processor Optimization Package)

Hard IP と Soft IP の中間

LSIのレイアウト設計、各ファウンダリのプロセス技術の最適化データを含むライブラリです。

トランジスタのチャネル長を最適化してリーク電流を小さくするなどの工夫ができる余地はある(工夫する手間をかける必要がある)

最近のブログ記事

SORACOM,HLR持ちeSIM対応
SORACOMが自前のHLRを持ち、自…
準天頂衛星4機体制に
h2{ font-size:12…
Windows 10 mobile終了
Windows 10 mobileの新機…
カスタム検索

月別 アーカイブ